肖特基势垒：指在金属与半导体接触处，由于两者功函数差异等原因形成的能量势垒，会影响载流子（主要是电子）跨越界面，从而导致整流等特性（常见于肖特基二极管）。注：在一些材料与工艺条件下，势垒高度会受界面态、掺杂、钉扎效应等影响。
/ˈʃɒtki ˈbæriər/；/ˈʃɑːtki ˈbæriər/
“Schottky”来自德国物理学家Walter H. Schottky（瓦尔特·H·肖特基）的姓氏；“barrier”意为“屏障、势垒”。该术语用于描述金属—半导体结中形成的电势（能量）“屏障”。
A Schottky barrier forms at the metal–semiconductor contact.
肖特基势垒会在金属—半导体接触处形成。
By engineering the Schottky barrier height, the device can switch faster and reduce power loss in rectification.
通过调控肖特基势垒高度，器件可以实现更快的开关速度，并在整流过程中降低功耗。
Select Language